- 目錄
第1篇 版圖工程師崗位職責
版圖工程師 主要工作職責:
1、根據(jù)芯片電路原理圖完成版圖設(shè)計及繪制;
2、完成芯片版圖驗證及后仿參數(shù)提取;
3、根據(jù)后仿真結(jié)果進行版圖優(yōu)化,為芯片設(shè)計師提出合理的修改意見;
4、負責相關(guān)技術(shù)文檔的撰寫。
任職條件:
職業(yè)素質(zhì):熟練掌握cadence操作,熟悉版圖繪制規(guī)則,熟悉射頻版圖設(shè)計要點,
熟悉drc/lvs、erc等檢查;熟悉cmos/bicmos工藝流程及步驟,熟練掌握常用
器件結(jié)構(gòu)及工藝特點;
2、工作經(jīng)驗:具有2年及其以上模擬和混合信號芯片版圖設(shè)計經(jīng)驗,
具有射頻集成電路版圖設(shè)計者尤佳;
3、專業(yè)素質(zhì):微電子、電子工程或相關(guān)專業(yè)本科或以上學歷,
具有扎實的模擬電路基礎(chǔ)理論知識,cet4級,
具有熟練的英文讀寫能力;
4、工作能力:責任心強,積極性高,善于團隊合作。 主要工作職責:
1、根據(jù)芯片電路原理圖完成版圖設(shè)計及繪制;
2、完成芯片版圖驗證及后仿參數(shù)提取;
3、根據(jù)后仿真結(jié)果進行版圖優(yōu)化,為芯片設(shè)計師提出合理的修改意見;
4、負責相關(guān)技術(shù)文檔的撰寫。
任職條件:
職業(yè)素質(zhì):熟練掌握cadence操作,熟悉版圖繪制規(guī)則,熟悉射頻版圖設(shè)計要點,
熟悉drc/lvs、erc等檢查;熟悉cmos/bicmos工藝流程及步驟,熟練掌握常用
器件結(jié)構(gòu)及工藝特點;
2、工作經(jīng)驗:具有2年及其以上模擬和混合信號芯片版圖設(shè)計經(jīng)驗,
具有射頻集成電路版圖設(shè)計者尤佳;
3、專業(yè)素質(zhì):微電子、電子工程或相關(guān)專業(yè)本科或以上學歷,
具有扎實的模擬電路基礎(chǔ)理論知識,cet4級,
具有熟練的英文讀寫能力;
4、工作能力:責任心強,積極性高,善于團隊合作。
第2篇 ic版圖設(shè)計工程師崗位職責
職責描述:
1.本科學歷,電子/微電子相關(guān)專業(yè);
2.三年以上工作經(jīng)驗,熟悉ic設(shè)計基本流程;
3.熟練使用ic版圖設(shè)計工具(熟練virtuoso 61者優(yōu)先),熟悉cmos工藝流程;
4.有40nm或65nm設(shè)計經(jīng)驗者更佳;
5.良好的英語讀寫能力;
6.能嚴格遵守公司及客戶公司的相關(guān)管理規(guī)章;
7.具有良好的溝通能力和團隊合作精神,與同事及客戶同事相處融洽,吃苦耐勞。
第3篇 pcb版圖工程師崗位職責
pcb版圖工程師(電子) 教育和經(jīng)驗:工程學位。電子工程師在面板設(shè)計中具有專業(yè)化程度。
良好的英語知識要求。
德語將是非常有用的或推薦的。
掌握標準pcb布局軟件設(shè)計的知識:優(yōu)選的導(dǎo)師圖形,其他軟件也可以使用(protel tel,tango…)。
熟悉標準軟件。(微軟)。
有工作經(jīng)驗(2年以上)。有pcb電子產(chǎn)品生產(chǎn)經(jīng)驗者優(yōu)先
個人簡介:積極進取的工程師,愿意在國際化的公司中成長,成長。
良好的溝通和人際關(guān)系技巧。
有團隊合作能力,能適應(yīng)國外出差并停留一段時間。
工作目的
設(shè)計和開發(fā)pcb布局和支持,為我們的復(fù)雜電子工程和電子團隊的整體成員提供支持。 教育和經(jīng)驗:工程學位。電子工程師在面板設(shè)計中具有專業(yè)化程度。
良好的英語知識要求。
德語將是非常有用的或推薦的。
掌握標準pcb布局軟件設(shè)計的知識:優(yōu)選的導(dǎo)師圖形,其他軟件也可以使用(protel tel,tango…)。
熟悉標準軟件。(微軟)。
有工作經(jīng)驗(2年以上)。有pcb電子產(chǎn)品生產(chǎn)經(jīng)驗者優(yōu)先
個人簡介:積極進取的工程師,愿意在國際化的公司中成長,成長。
良好的溝通和人際關(guān)系技巧。
有團隊合作能力,能適應(yīng)國外出差并停留一段時間。
工作目的
設(shè)計和開發(fā)pcb布局和支持,為我們的復(fù)雜電子工程和電子團隊的整體成員提供支持。
第4篇 版圖設(shè)計工程師崗位職責、要求以及未來可以發(fā)展的方向
版圖設(shè)計是產(chǎn)品設(shè)計中重要的一環(huán)。ic版圖設(shè)計師的主要職責是通過eda設(shè)計工具,進行集成電路后端的版圖設(shè)計和驗證,最終產(chǎn)生送交供集成電路制造用的gdsii數(shù)據(jù)。版圖設(shè)計工程師往往是根據(jù)產(chǎn)品前段設(shè)計線路或文件要求,按照工藝設(shè)計規(guī)則,設(shè)計產(chǎn)品的版圖;對產(chǎn)品版圖進行規(guī)則檢查,電路與版圖匹配檢查;完成用于生產(chǎn)加工的產(chǎn)品最終設(shè)計。
版圖設(shè)計工程師崗位職責
1.負責把電路轉(zhuǎn)換成版圖,并且保證版圖的drc/lvs驗證和jobview;
2.完成從電路圖到版圖的研發(fā)工作;
3.完成drc/lvs 保證版圖的正確性,驗證文件的修改與維護;
4.完成jobview,保證生產(chǎn)的正確性;
5.向電路工程師和測試工程師提出改善的意見;
6.負責模擬和混合信號電路的版圖設(shè)計
版圖設(shè)計工程師崗位要求
1.熟練使用版圖設(shè)計工具及驗證工具;
2.熟悉基礎(chǔ)cmos器件的物理結(jié)構(gòu),掌握unix操作系統(tǒng)指令;
3.技能技巧,熟練使用各種layout工具及驗證工具;
4.良好的英語寫作技能,工作能力強并且有良好的團隊合作精神;
5.高度的敬業(yè)精神及高漲的工作激情,能接受高強度的工作;
6.工作態(tài)度積極樂觀,具有較強的溝通協(xié)調(diào)能力。
版圖設(shè)計工程師發(fā)展方向
可向以下方向發(fā)展:
1.it項目經(jīng)理
2.電子研發(fā)工程師
第5篇 版圖設(shè)計工程師layout崗位職責職位要求
崗位職責:
負責flash ,sram,io和standard cell的版圖設(shè)計和驗證。
職位要求:
1.微電子或電子相關(guān)專業(yè)本科以上學歷,3年ic后端工作經(jīng)驗;
2.熟練使用cadence virtusuo等eda工具進行版圖設(shè)計,掌握calibre驗證工具及腳本使用;
3.做過22nm、16nm or 14nm 工藝analog layout工作優(yōu)先;
4.熟悉常規(guī)foundry工藝和設(shè)計design rule,有深亞微米版圖設(shè)計和成功量產(chǎn)經(jīng)驗者優(yōu)先;
5.做過高速接口layout優(yōu)先;
6.熟練掌握custom layout中各種技巧;熟悉各種腳本使用;
7.工作態(tài)度嚴謹,具有良好的溝通能力及團隊合作精神。
崗位要求:
學歷要求:本科
語言要求:不限
年齡要求:不限
工作年限:3-4年經(jīng)驗
第6篇 數(shù)字版圖設(shè)計工程師崗位職責
數(shù)字版圖設(shè)計工程師 光大芯業(yè) 紹興光大芯業(yè)微電子有限公司,光大芯業(yè),紹興光大芯業(yè),光大芯業(yè) 職位描述 :
1. 根據(jù)電路設(shè)計工程師的要求進行數(shù)字和模擬模塊版圖設(shè)計。
2. 負責版圖的drc/lvs/pex。
職位要求:
1 .熟悉版圖設(shè)計開發(fā)流程,可獨立完成集成電路版圖設(shè)計工作,至少有2個auto p&r項目成功流片驗。
2. 熟悉bcd/cmos 模擬ic版圖設(shè)計,了解ic制造流程及工藝。
3. 熟練使用virtuoso進行版圖設(shè)計,熟悉calibre, dracula或assura等版圖驗證工具。
4 .熟練使用astro,icc或者encounter工具。
5. 有較好的耐心和團隊合作精神,實現(xiàn)版圖的最優(yōu)化設(shè)計。
第7篇 模擬集成電路版圖設(shè)計工程師崗位職責
崗位職責:
1. 根據(jù)電路設(shè)計, 對芯片的版圖,封裝等進行布局, 規(guī)劃;
2. 負責完成相關(guān)電路的版圖實現(xiàn);
3. 合理應(yīng)用晶圓廠的制程,有效提升整體電路性能;
4. 配合版圖設(shè)計工程師完成電路版圖設(shè)計;
能力要求:
1. 精通運算放大器, 比較器, 鎖相環(huán), 模擬數(shù)字轉(zhuǎn)換器,電荷泵等模塊的版圖設(shè)計;
2. 精通esd 設(shè)計原則
3. 精通各種封裝技術(shù)者優(yōu)先
4. 熟悉半導(dǎo)體工藝流程,熟悉代工廠pdk等設(shè)計文件;
5. 有5年以上ic設(shè)計經(jīng)驗,熟練ic設(shè)計流程和eda工具;
6. 微電子、電子工程等相關(guān)專業(yè)本科或以上學歷;
第8篇 版圖設(shè)計工程師崗位工作職責
版圖設(shè)計工程師為專業(yè)版圖設(shè)計人員,主要負責通過eda設(shè)計工具,進行集成電路后端的版圖設(shè)計和驗證,最終產(chǎn)生送交供集成電路制造用的gdsii數(shù)據(jù)。中文名版圖設(shè)計工程師
工作內(nèi)容負責進行版圖布局規(guī)劃。有一定的全定制模塊版圖設(shè)計實踐經(jīng)驗,獨立進行版圖規(guī)劃、設(shè)計或驗證等。承擔模塊(block level)版圖設(shè)計、改進和維護等工作。在上級工程師的指導(dǎo)下解決模塊版圖設(shè)計一般難題。按時完成指標、計劃并保證質(zhì)量。
崗位描述:
1、根據(jù)產(chǎn)品前段設(shè)計線路或文件要求,按照工藝設(shè)計規(guī)則,設(shè)計產(chǎn)品的版圖;
2、對產(chǎn)品版圖進行規(guī)則檢查,電路與版圖匹配檢查;
3、完成用于生產(chǎn)加工的產(chǎn)品最終設(shè)計。
任職資格:
1、微電子及相關(guān)專業(yè),本科或相等學歷以上;
2、具有3年以上ic版圖設(shè)計的直接經(jīng)驗;
3、精通各種版圖設(shè)計及相關(guān)軟件;
4、具有良好的持續(xù)學習、團隊合作和溝通能力。
第9篇 高級版圖設(shè)計工程師崗位職責
工作職責:
1.根據(jù)電路設(shè)計圖完成ic模擬版圖的整體布局、設(shè)計、驗證;
2. 完成數(shù)據(jù)交互、工藝文檔和技術(shù)文檔擬制等工作;
3. 提供項目所需的工藝和ic模擬版圖技術(shù)支持。
任職資格:
1.本科及以上學歷,半導(dǎo)體物理、微電子等相關(guān)專業(yè);
2.熟練掌握設(shè)計流程,2年及以上ic模擬版圖設(shè)計工作經(jīng)驗;
3.精通ic模擬版圖實現(xiàn)的相關(guān)eda軟件(如cadence、calibre、assura等);
4.有高壓大功率版圖設(shè)計或者esd版圖設(shè)計經(jīng)驗者優(yōu)先。
第10篇 集成電路版圖設(shè)計工程師崗位職責
負責進行版圖布局規(guī)劃。
與設(shè)計工程師進行有效溝通,協(xié)助其查找問題,并提出合理化建議。
進行驗證工作。
要求:
1.本科學歷,電子、微電子等相關(guān)專業(yè);
2.2年以上相關(guān)工作經(jīng)驗;
3.了解和熟悉混合信號芯片版圖設(shè)計流程,熟練掌握calibre lvs/drc;
4.熟悉cmos工藝生產(chǎn)流程,有floorplanning經(jīng)驗;
5.熟練使用cadence布局布線工具,了解高頻、低噪聲、高對稱性等條件下的版圖設(shè)計;
6.熟悉latch-up、esd、天線效應(yīng)在版圖設(shè)計中的解決方案;
7.有多次全定制ic產(chǎn)品tape-out經(jīng)驗優(yōu)先;